728x90 반응형 validation1 [VLSI] Verification vs. Validation [VLSI] Verification vs. Validation Verification 의미Verification은 설계한 RTL Code가 모든 사양(Specification)을 만족하는지 검증하는 과정이다.Simulation Level에서 검증하는 단계이다.주어진 사양을 모두 충족했는지 확인하는, 설계자 관점 검증이다. 방법Simulation : SystemVerilog, UVM 등을 활용한 테스트벤치(Testbench) 기반 시뮬레이션이다. Class 기반으로 Testbench를 구성하며, 필요에 따라 SVA(SystemVerilog Assertion)을 활용하여 검증한다.Formal Verification : 수학적으로 논리적인 오류를 검증한다.Coverage Metrics : Code Cov.. 2025. 2. 2. 이전 1 다음 728x90 반응형
