728x90 반응형 분류 전체보기181 멤리스터(Memristor)란? Memristor Memristor(멤리스터, Memory + Resistor)는 저항과 메모리 기능을 동시에 수행하는 소자이다.Memristor는 전압과 전류의 History를 기억하는 특성을 가진 수동 소자(Passive Device)이다.저항과 유사하지만, 이전에 흘렀던 전류의 크기와 방향에 따라 저항값이 변하며, 전원이 차단된 후에도 저항값이 유지되는 비휘발성(Non—volatile) 특성을 가진다. DRAM은 휘발성 소자인데 반해, Memristor는 비휘발성 소자여서 매우 강력한 장점이 있다. 우리가 아는 수동 소자는 현재까지는 저항(R), 인덕터(L), 커패시터(C)가 있지만, 미래에는 Memristor가 수동소자에 포함될지도 모르겠다. Memristor의 기본 원리 금속-산화.. 2025. 3. 25. SystemVerilog 학습 노트 집필 https://wikidocs.net/book/16958 SystemVerilog 학습노트## 소개 한국어로 쓰여진 SystemVerilog 자료가 부족한 국내 환경을 고려하여, 여러 교재와 강의를 참고해 책을 작성하였습니다. SystemVerilog는 **하…wikidocs.net 위키독스에서 SystemVerilog에 대해 공부한 내용을 공유합니다. 2025. 2. 18. [VLSI] Verification vs. Validation [VLSI] Verification vs. Validation Verification 의미Verification은 설계한 RTL Code가 모든 사양(Specification)을 만족하는지 검증하는 과정이다.Simulation Level에서 검증하는 단계이다.주어진 사양을 모두 충족했는지 확인하는, 설계자 관점 검증이다. 방법Simulation : SystemVerilog, UVM 등을 활용한 테스트벤치(Testbench) 기반 시뮬레이션이다. Class 기반으로 Testbench를 구성하며, 필요에 따라 SVA(SystemVerilog Assertion)을 활용하여 검증한다.Formal Verification : 수학적으로 논리적인 오류를 검증한다.Coverage Metrics : Code Cov.. 2025. 2. 2. [Bash] 4.4 유용한 Command [Bash] 4.4 유용한 Command 실행 중인 작업 목록 표시 형식jobs [옵션] 실행 중이거나 중단된 작업(프로세스)을 확인 사용 예제# 백그라운드 작업 확인sleep 100 &jobs# -l : 프로세스 ID(PID)를 함께 확인sleep 100 &jobs -l[1]+ Running sleep 100 &[1]- 260 Running sleep 100 &[2]+ 261 Running sleep 100 &[Execution complete with exit code 0] fg %1 # 작업 1을 포그라운드로 가져오기nano file.txt# 백그라운드로 전환^Zbg %1 # 작업 1을 백그라운드로 실행jobs[1]+ Stopped nano file.txt[1]+ nano file.txt .. 2024. 11. 27. [Bash] 4.3 유용한 Command [Bash] 4.3 유용한 Command 이전에 실행한 명령어 확인 형식# 이전에 실행한 명령어를 확인한다.history [옵션] 사용 예제# 명령어 확인history# 최근 n개 명령어 확인history n# 특정 번호의 명령어 재실행# 예: !42는 history에서 42번으로 표시된 명령어를 재실행합니다.!# 특정 문자열로 시작하는 명령어 재실행# 예: !ls는 마지막으로 실행한 ls로 시작하는 명령어를 실행합니다.!# 마지막 명령어 재실행# 바로 직전에 실행했던 명령어를 다시 실행합니다.!! history 관리 Bash는 명령어 기록을 ~/.bash_history 파일에 저장한다. 이 파일은 사용자가 터미널 세션을 종료할 때 기록이 업데이트된다. # 파일 위치~/.bash_history# .. 2024. 11. 26. [SVA] 2-2. SystemVerilog Assertions(SVA) [SVA] 2-2. SystemVerilog Assertions(SVA) Assertion 기본 구조 123456789101112// Simple assert statementassert(expression>); // Assert statement with statements to be executed for pass/fail conditionsassert(expression>) begin// If condition is true, execute these statementsend else begin// If condition is false, execute these statementsend // Optionally give name for the assertion[assert_name] : asser.. 2024. 11. 25. 이전 1 2 3 4 ··· 31 다음 728x90 반응형
