728x90 반응형 assertion2 [SystemVerilog Assertion(SVA)] 1-2. Introduction [SystemVerilog Assertion(SVA)] 1-2. Introduction SVA Example 이번에는 SystemVerilog Assertion을 사용한 예제를 확인해보자. 예제1 : grant 요청 후 4 clock 이내에 ack 수신 확인 1234567891011121314151617module grant_ack_check( input logic clk, input logic reset_n, input logic grant, input logic ack); // 4 Clock 이내에 ack 신호가 들어와야 함을 검증하는 Assertion property grant_to_ack_within_4_cycles; @(posedge clk) disable iff.. 2024. 11. 14. [SystemVerilog Assertion(SVA)] 1-1. Introduction [SystemVerilog Assertion(SVA)] 1. IntroductionSystemVerilog Assertion의 진화 과정 초기 SystemVerilog에는 시간적인(순차적인) 도메인을 검사하기 위한 방법이 제공되지 않았다. PSL 같은 외부 언어를 SystemVerilog와 연결하여 혼합된 언어 환경을 만들어야 했다. 이는 특정 EDA 벤더와 연결된 두 개의 시뮬레이터를 유지해야 했으므로 불편함이 있었다.이러한 문제를 해결하기 위해 SystemVerilog 표준 위원회는 언어에 고유한 하위 집합을 추가하여 이를 SystemVerilog Assertions(SVA)라고 명명했다.SVA는 SystemVerilog 언어와는 완전히 독립적이다. 다시 말해서, SVA의 문법은 SystemVe.. 2024. 11. 13. 이전 1 다음 728x90 반응형
