728x90 반응형 VLSI/Verification4 [SystemVerilog Assertion(SVA)] 1-2. Introduction [SystemVerilog Assertion(SVA)] 1-2. Introduction SVA Example 이번에는 SystemVerilog Assertion을 사용한 예제를 확인해보자. 예제1 : grant 요청 후 4 clock 이내에 ack 수신 확인 1234567891011121314151617module grant_ack_check( input logic clk, input logic reset_n, input logic grant, input logic ack); // 4 Clock 이내에 ack 신호가 들어와야 함을 검증하는 Assertion property grant_to_ack_within_4_cycles; @(posedge clk) disable iff.. 2024. 11. 14. [SystemVerilog Assertion(SVA)] 1-1. Introduction [SystemVerilog Assertion(SVA)] 1. IntroductionSystemVerilog Assertion의 진화 과정 초기 SystemVerilog에는 시간적인(순차적인) 도메인을 검사하기 위한 방법이 제공되지 않았다. PSL 같은 외부 언어를 SystemVerilog와 연결하여 혼합된 언어 환경을 만들어야 했다. 이는 특정 EDA 벤더와 연결된 두 개의 시뮬레이터를 유지해야 했으므로 불편함이 있었다.이러한 문제를 해결하기 위해 SystemVerilog 표준 위원회는 언어에 고유한 하위 집합을 추가하여 이를 SystemVerilog Assertions(SVA)라고 명명했다.SVA는 SystemVerilog 언어와는 완전히 독립적이다. 다시 말해서, SVA의 문법은 SystemVe.. 2024. 11. 13. [SystemVerilog] 1.2 SystemVerilog의 특징 1.2 SystemVerilog의 특징 SystemVerilog의 특징은 크게 OOP(Object-Oriented Programming), Random Stimulus, Coverage-Driven 3가지로 볼 수 있다. OOP(Object-Oriented Programming, 객체지향 프로그래밍) OOP는 소프트웨어 엔지니어들이 고수준의 시스템 레벨 어플리케이션을 개발하기 위해 사용하는 방법론이다. 이것은 대부분의 RTL 설계 엔지니어들이 SystemVerilog에 입문하고 처음으로 좌절을 맛보는 가장 큰 이유가 된다. 하지만, OOP는 SystemVerilog를 강력한 검증 언어로 만드는 일등 공신이며, Testbench를 효율적으로 구축하기 위해서 반드시 알아야 하는 개념이다. OOP는 컴퓨터 프.. 2023. 10. 22. [SystemVerilog] 1.1 SystemVerilog란? 1 Introduction 1.1 SystemVerilog란? 반도체 Chip의 복잡도와 크기가 증가하면서 설계보다는 검증의 비중이 점점 커지고 있다. 오직 설계하는 것을 목표로 한다면, Verilog-2001까지의 문법으로도 대부분의 Logic을 구현할 수 있다. 하지만, Verilog만으로는 복잡한 Logic을 효율적으로 검증하기에 무리가 있다. 그래서, 검증을 효율적으로 정확하게 하기 위해 탄생한 언어가 바로 SystemVerilog이다. HDL(Hardware Description Language)의 역사 ~1980 1990 2000 2010~ VHDL - ’81: VHSIC - ’87: IEEE 1076-1987 (VHDL-1987) - IEEE 1164-1993 - IEEE 1076-2002 .. 2023. 10. 22. 이전 1 다음 728x90 반응형
